北京大学团队构建了90nm碳纳米管晶体管，助推碳基芯片的工程化发展，相关氢传感器产品已经上市。“最近，北京大学彭练矛院士/张志勇教授团队基于阵列碳纳米管构建了90nm碳纳米管晶体管，具有高度集成的能力。


这意味着碳纳米管半导体在90nm以下技术节点的数字集成电路中具有一定的应用潜力，也为进一步探索全碳基集成电路提供了深入的见解。
评论者在评论相关论文时说:“研究人员展示了面积不到1平方微米的6管SRAM单元，这是新集成电路技术的里程碑。”
在研究中，通过使用团队开发的碳纳米管阵列薄膜，并通过减少晶体管栅极长度和源漏接触长度，研究团队制备了栅极间距为175nm的碳纳米管晶体管，其通态电流为2.24mA/微米，峰值跨导gm为1.64 ms/微米..与45纳米硅基商用节点器件相比，该晶体管具有更高的性能。
(来源:自然电子)

在此基础上，团队根据行业的集成标准，制备了整体面积仅为0.976平方微米、6个晶体管(6T)的静态随机存取存储器(SRAM)。
在主流数字集成电路工艺中，SRAM单元面积是衡量实际集成密度的重要参数。虽然大量研究已经论证了6T SRAM由碳纳米管或低维半导体材料制成，但它们的单位面积比硅上90nm节点的SRAM大得多，集成度仍有待提高。
研究组首次使用非硅基半导体材料制造出整体面积小于1平方微米的6t SRAM电路，表明碳基数字集成电路完全可以满足90nm工艺节点的集成要求。
(来源:自然电子)

在此基础上，团队进一步探索了缩小碳基晶体管的可能性，并证明了碳基晶体管可以按照严格的工业门标准缩小到10nm以下的技术节点。
考虑到低维半导体器件的接触电阻，随着接触长度的减小，电阻会急剧增大，使得器件的整体尺寸无法减小。
因此，课题组提出了全接触结构，结合了侧接触和端接触的载流子注入机制，使器件不仅表现出较低的接触电阻，而且具有较弱的接触长度依赖性。
基于全接触结构，团队试图将碳管晶体管CGP降低到55nm，这对应于硅基晶体管中的10nm技术节点。同时，这种碳管晶体管的性能优于硅基10nm节点的PMOS晶体管。
(来源:自然电子)

同时，这一成果显示了碳纳米管晶体管在性能和集成度上的优势。结合其工艺简单、功耗低、适合单片三维集成的特点，碳纳米管晶体管技术将在高性能数字集成电路领域发挥重大作用，从而成为通用芯片平台技术，有望应用于高性能计算、人工智能、宽带通信、智能传感等领域。
据了解，集成电路的主要发展模式是通过减小晶体管的尺寸来提高性能和集成度，同时降低功耗和制造成本。为了继续推动集成电路的发展，学术界和工业界对未来电子的核心材料、器件结构和系统架构进行了广泛的探索和深入的研究。
其中，最受关注的方式是使用具有高载流子迁移率的超薄半导体来构建包括二维半导体材料、一维半导体纳米线和碳纳米管在内的CMOS(互补金属氧化物半导体)器件。这些器件比硅基晶体管具有更好的可扩展性和更高的性能。因此，人们一直在用这些器件建造纳米晶体管。
目前，碳纳米管晶体管已经显示出超越商用硅基晶体管的潜力，在数字集成电路应用中被寄予厚望。
然而，大多数研究只关注于器件栅极长度的减少，并没有真正展示碳纳米管晶体管在集成方面的潜力。集成电路的主要技术指标多种多样，包括性能、功耗和集成度。
早在2018年初，张志勇就计划根据集成电路行业技术节点发布标准，开发基于90nm技术节点的碳纳米管CMOS芯片技术。
张志勇说:“为此，我首先考察了材料、设备和工艺技术的成熟度，然后找到并培养了主要研究这个方向的博士生林。我花了一年时间训练林的器件物理和工艺知识。”
后来给林定了一个目标:完成最小的晶体管和集成电路单元，利用学校实验室的研究设备，完成用业界顶尖设备难以完成的工艺。
这就要求林不仅要对器件物理有深刻的理解，还要有精湛的实验技能，最重要的是要有坚韧的品质。
后来，林在工作了五年。“中途新冠肺炎三年，实验断断续续，她多次处于情绪崩溃的边缘。我印象最深的是，她哭着跟我抱怨了两次:老师为什么让我做这么难的事？但她坚持下来，完成了工作。”张志勇说。
最后，相关论文发表在Nature Electronics[1]上，题目是“将对齐的碳纳米管晶体管缩放至亚10nm节点”。
北京大学前沿交叉学科研究所博士生林和北京大学碳基电子研究中心副研究员曹宇是合著者。北京元欣碳基集成电路研究所、北京大学电子研究所和碳基电子研究中心的彭练矛院士和张志勇教授是合著者。
相关论文(来源:自然电子)

另据报道，该团队研发的高灵敏度碳纳米管晶体管氢气传感器产品已投放市场，其检测极限可达0.5ppm，是最高端的氢气传感器产品，也是全球首款碳纳米管芯片产品。
相关的碳纳米管生物传感器芯片也在研发中，预计将在未来两年投放市场，用于食品安全、病毒检测、慢性病早期筛查、医疗诊断等领域。
但是，为了实现高性能的数字集成电路，需要CMOS晶体管。然而，这项研究只显示了PMOS晶体管的尺寸缩小和所有PMOS的微型电路，因此有必要进一步探索NMOS(N-金属氧化物半导体)晶体管的缩小，以显示CMOS电路的缩小能力，并实现6T CMOS的静态随机存取存储器。
与PMOS晶体管相比，碳基NMOS晶体管的还原面临着更大的挑战。主要原因是NMOS器件的源漏接触采用活性钪金属，容易被氧化。
特别是当其缩小到更细的线条时，器件的接触电阻会急剧增加，导致器件的性能迅速恶化，因此很难在保持性能的前提下将碳纳米管NMOS晶体管的整体尺寸缩小到200nm。
因此，课题组将采用特殊工艺将碳纳米管NMOS器件缩小到10nm以下的节点，真正实现先进技术节点的碳纳米管CMOS工艺。
另外，目前团队采用的工艺主要基于实验室，而不是标准的工业技术。比如学术界广泛使用的剥离工艺，根本不能满足大规模集成电路的实际需要，需要用行业标准的干法刻蚀工艺来代替。
因此，研究组打算开发基于碳纳米管的CMOS晶体管的标准化工艺，推动碳基芯片的工程化发展。
那么，碳纳米管芯片目前的发展现状如何？是否已经或有望投入商业使用？
张志勇说:“我们掌握了碳基材料和器件制备领域的核心技术，初步打通了材料、器件和芯片的主要环节，具备了面向未来的技术进步和设备升级能力。”
结合传统集成电路的加工、设计平台和技术，以及组织管理的经验，团队完全有可能在全球领域率先取得突破。
随着碳基电子技术的发展，有望产生全新的芯片技术和新的产业链。从目前的技术发展趋势来看，碳纳米管芯片正处于工程化的迭代过程中，未来将形成完整的技术链。
但要打造高端数字集成电路还需要一段时间，所以可以采取“一路下蛋”的方法。
具体来说，碳基电子技术将在未来三年用于传感器芯片领域，未来五到八年用于射频芯片，未来15年用于高端数字芯片。
到2037年，预计将实现碳基7nm工艺(相当于硅基2/1nm工艺)，届时将形成完整的碳基电子产业生态，碳基芯片也将真正用于主流高性能逻辑芯片领域，使碳基电子技术全面超越传统半导体技术。
最后，张志勇说:“未来已经来临，碳纳米管芯片将很快走出学术期刊，进入我们的生活。”
参考资料:
1.将定向排列的碳纳米管晶体管缩小到10纳米以下的节点。自然电子6，506–515(2023)。https://doi.org/10.1038/s41928-023-00983-3"